Учебная программа для высших учебных заведений по специальности i-40 02 02 Электронные вычислительные средства

Утверждена

по образованию в области информатики

и радиоэлектроники

« 03 » июня 2003 г.

Регистрационный № ТД-40-031/тип.


ОСНОВЫ ПРОЕКТИРОВАНИЯ ЭЛЕКТРОННЫХ

ВЫЧИСЛИТЕЛЬНЫХ СРЕДСТВ
Учебная программа для высших учебных заведений

по специальности I-40 02 02 Электронные вычислительные средства

Согласована с Учебно-методическим управлением БГУИР

« 28 » мая 2003 г.

Кафедрой электронных вычислительных средств Учреждения образования «Белорусский государственный университет информатики и радиоэлектроники» (протокол № 9 от 29.05.2000 г.);

Действует до утверждения образовательного стандарта по специальности

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

Программа «Основы проектирования электронных вычислительных средств» разработана для специальности 1-40 02 02 Электронные вычислительные средства высших учебных заведений.

Целью дисциплины является изучение арифметических и логических основ электронных вычислительных средств (ЭВС), принципов построения, функционирования и проектирования цифровых устройств на интегральных микросхемах, основ организации процессоров и ЭВМ.

В результате изучения дисциплины студент должен:

• 
  об арифметических и логических основах ЭВС;
  
• 
  об основах логического проектирования ЭВС;
  
• 
  о проектировании цифровых автоматов;
  
• 
  о методах контроля цифровых автоматов,помехоустойчивом кодировании;
  
• 
  о типовых функциональных узлах ЭВС;
  
• 
  о современных интегральных микросхемах различного функционального назначения;
  
• 
  об основах организации, построения и функционирования ЭВМ;
  

• 
  формы представления чисел в ЭВС и их кодирование,алгоритмы выполнения двоичной и десятичной арифметики;
  
• 
  аналитическое числовое и геометрическое представление логических функций и методы их минимизации;
  
• 
  основы синтеза комбинационных схем;
  
• 
  интегральные микросхемы триггеров и памяти;
  
• 
  основы теории цифровых автоматов;
  
• 
  основы построения типовых функциональных узлов;
  
• 
  основы логического проектирования цифровых устройств на базе современных интегральных микросхем;
  
• 
  основы организации и функционирования процессоров;
  

• 
  основные законы,аксиомы и тождества алгебры логики;
  
• 
  методики синтеза комбинационных схем и цифровых автоматов;
  
• 
  современные интегральные микросхемы для построения типовых
  

• 
  интегральные микросхемы различных серий для построения специализированных цифровых устройств;
  
• 
  программируемые логические интегральные схемы;
  

• 
  методами синтеза комбинационных схем;
  
• 
  методами синтеза функциональных узлов ЭВС ,выполняющих заданные функции на заданной элементной базе;
  
• 
  методами синтеза цифровых устройств на базе программируемых логических интегральных схем;
  

• 
  анализа работы комбинационных и последовательностных схем;
  
• 
  разработки цифровых устройств на заданной элементной базе с заданным критерием оптимизации.
  

- «Логика»;

- «Основы алгоритмизации и программирования»;

- «Теория вероятностей и математическая статистика»;

- «Электронные приборы и устройства».

Программа рассчитана на объём 210 учебных часов. Примерное распределение учебных часов по видам занятий: лекций – 120 часов, лабораторных работ – 40 часов, практических занятий – 50 часов. Выполняется курсовой проект.

Раздел 1. АРИФМЕТИЧЕСКИЕ ОСНОВЫ ЦВМ

Тема 1.1. СИСТЕМЫ СЧИСЛЕНИЯ

1.2.1. Кодирование двоичных чисел со знаком: прямой, дополнительный и обратный коды. Представление чисел с фиксированной и плавающей запятой.

1.2.2. Двоично-кодированное представление десятичных чисел. Представление символьной информации, форматы данных .
Тема 1.3. Выполнение сложения и вычитания в форме

с фиксированной запятой

1.3.1. Алгебраическое сложение в обратном и дополнительном кодах двоичных чисел, представленных в форме с фиксированной запятой на двоичных сумматорах .

1.3.2. Методы обнаружения переполнения разрядной сетки. Погрешности выполнения арифметических операций, погрешности округления.

Тема 1.4. Выполнение умножения и деления в форме с фиксированной запятой

1.4.1. Умножение в прямом коде двоичных чисел, представленных в форме с фиксированной запятой на двоичных сумматорах. 4 метода умножения.

1.4.2. Деление (без восстановления и с восстановлением остатка) двоичных чисел, представленных в форме с фиксированной запятой на двоичных сумматорах.
Тема 1.5. Двоичная арифметика с плавающей запятой. Десятичная арифметика на двоичных сумматорах
Раздел 2. Логические основы ЦВМ
Тема 2.1. Основные понятия алгебры логики

2.1.1. Двоичные переменные и логические функции, булева алгебра.

2.1.2. Основные законы, аксиомы (тождества) алгебры логики.

2.1.3. Представление и формы булевых функций. Аналитическое, числовое и геометрическое представление функций алгебры логики (ФАЛ). Дизъюнктивные и конъюнктивные нормальные формы ФАЛ (ДНФ, КНФ). Совершенные ДНФ, КНФ (СДНФ, СКНФ). Понятия: терм, ранг, терма, макстерм, минтерм. Способы преобразования нормальных форм (НФ) в совершенные (СНФ): получение СДНФ и СКНФ по таблице истинности и из произвольной аналитической записи ФАЛ. Правило развертывания.

2.1.4. Системы ФАЛ (теорема Жегалкина, классы функций). Функционально-полные системы логических функций. Теорема Поста -Яблонского.
Тема 2.2. Минимизация логических функций

2.2.1. Основные понятия: импликанта, имплицента; существенные, лишние первичные импликанты, r-мерные кубы, сокращенные ДНФ (СДНФ), тупиковые ДНФ, минимальные ДНФ. Этап факторизации.

2.2.2. Минимизация булевых функций методом Квайна.

2.2.3. Минимизация булевых функций методом Квайна – Мак-Класки.

2.2.4. Минимизация булевых функций с помощью карт Карно (диаграмм Вейча).

2.2.5. Минимизация систем ФАЛ с помощью карт Карно.

Абстрактные автоматы Мили и Мура. Способы задания работы автоматов. Комбинационная схема. Структурный автомат.

4.2.1. Сокращение состояний автомата, кодирования состояний, входных и выходных сигналов.

4.2.2. Минимизация функций возбуждения триггеров и функций выходов автомата. Реализация этих функций в заданном базисе.

4.2.3. Синхронизация автомата. Функциональная схема автомата и временная диаграмма работы .

4.3.1. Гонки, циклы, противогоночное кодирование.

4.3.2. Синтез асинхронных автоматов с тремя и четырьмя состояниями.
Раздел 5. Контроль работы цифровых автоматов
Тема 5.1. Основные понятия теории кодирования

Невзвешенные коды, циклические коды, код Грея, систематический код и др. Вес кодовой комбинации, минимальное кодовое расстояние. Коды, обнаруживающие ошибки, исправляющие ошибки. Кодирование по методу четности-нечетности.

ыбор модуля для контроля. Контроль логических операций.

6.1.1. Дешифраторы двоичные, многоступенчатые, каскадные. Оценка сложности схем по Квайну .

6.1.2. Дешифраторы двоично-десятичные, для семисегментных индикаторов. Реализация логических функций на базе дешифраторов. Примеры условных графических обозначений и таблиц истинности дешифраторов различных серий.
Тема 6.2. Демультиплексоры, шифраторы
Тема 6.3. Преобразователи кодов
Тема 6.4. Мультиплексоры

6.4.1. Способы наращивания каналов: каскадный, параллельный, параллельно-последовательный. Сдвигатели информации на мультиплексорах.

6.4.2. Реализация булевых функций на мультиплексорах.

6.4.3. Примеры ИМС мультиплексоров. Синтез произвольных триггерных структур с применением мультиплексоров .
Тема 6.5. Схемы сравнения
Тема 6.6. Схемы свертки по модулю 2
Тема 6.7. Сумматоры, АЛУ

6.7.1. Полусумматор, полный одноразрядный сумматор. Синтез комбинационного сумматора.

6.7.2. Многоразрядные сумматоры. Виды переносов. Десятичный сумматор.

6.7.3. АЛУ КР1533ИП3. Схема ускоренного переноса КР1533ИП4.

6.7.4. Сумматоры по заданному модулю.
Тема 6.8. Двоичные умножители
Тема 6.9. Компоненты цифровых систем

6.9.1. Компоненты согласования уровней сигналов.

6.9.2. Компоненты отображения цифровой информации.

6.9.3. Приемопередатчики.

7.1.1.Параллельный, последовательный, параллельно-последовательный приемы информации. Регистры сдвига. Кольцевой регистр.

7.1.2. Счетчики и генераторы последовательностей на сдвиговом регистре.Выполнение операций: логических, сдвига, инверсии кода при передаче с регистра на регистр.

7.1.3. Счетчик Джонсона на регистре.

7.2.1. Счетчики синхронные, асинхронные, суммирующие, вычитающие. Методы организации межразрядных переносов.

7.2.2. Реверсивные счетчики с изменяемым направлением счета, с входами прямого и обратного счета. Исключение состязаний. Методы изменения модуля счета.

7.2.3. Синтез счетчиков и пересчетных устройств.

Основные параметры ЗУ. Структурные схемы БИС ОЗУ, ППЗУ, РПЗУ. ЗУ с однокоординатной, двухкоординатной выборками.

История развития, особенности терминологии программируемой логики. Основные свойства программируемых логических устройств (ПЛУ).

10.1.1. Принцип программного управления. Архитектурные принципы фон Неймана. Состав ЭВМ: процессор (АЛУ, регистры, устройство управления), память, устройства ввода-вывода. Аппаратные средства и программное обеспечение ЭВМ, их взаимосвязь. Понятие организации и архитектуры.

10.1.2. Модульный принцип построения ЭВМ. Типовые структуры ЭВМ. Характеристики и классификация ЭВМ. Микропроцессор и микропроцессорная система. МикроЭВМ. Однокристальная микроЭВМ. Программируемый микроконтроллер. Микропроцессорный комплект (семейство) БИС. Микропроцессорные средства.
Тема 10.2. Основные типы архитектур ЭВМ

Фон-неймановская (принстонская) и гарвардская архитектуры. Ор- ганизация пространств памяти и ввода-вывода.

Стандартная структура магистрали. Шина данных. Шина адреса. Шина управления. Трехшинная магистраль с раздельными шинами передачи адреса и данных. Совмещение шины адреса и шины данных. Шина адреса/данных. Двухшинная магистраль с совмещенными шинами передачи адреса и данных. Циклы обращения к магистрали (циклы шин). Организация обращения к магистрали с синхронным и асинхронным доступом.

10.4.1. Структура процессора: операционный блок (блок регистров, АЛУ), интерфейсный блок, устройство управления. Структура и типы машинных команд. Способы адресации данных.

10.4.2. Алгоритм работы процессора. Командный цикл.

10.4.3. Функциональная организация процессора

10.5.1. Подсистема ввода/вывода. Контроллер устройства ввода/вывода. Способы организации передачи данных. Программно-управляемый ввод/вывод. Прямой доступ к памяти.

10.5.2. Организация прерываний в ЭВМ. Понятие прерывания процессора. Организация прерываний с программным опросом готовности. Радиальная и векторная системы прерываний.

Тема 10.6. Организация подсистемы памяти

Функции памяти. Иерархическая структура памяти. Основная память. Кэш-память. Внешняя память. Основные характеристики ЗУ. Классификация устройств памяти. ЗУ с произвольным доступом. Ассоциативная память. Стековая память.