C:\Documents and Settings\Администратор\Мои документы\National Instruments\Circuit Design Suite 10.1\
Переназначить установку файлов проекта по умолчанию не удаётся (по крайней мере, мне это не удалось), хотя их можно установить в любом другом месте, занимаясь его установкой самостоятельно при любом открытии и закрытии файлов проекта, – что конечно неудобно. В дальнейшем изложении будут использоваться установки по умолчанию.
12.3. Создание проекта моделирования
Пускай в данном проекте моделирования схема свёртки по mod 2 будет представлена в виде иерархического блока, а канал передачи в виде подсхемы.
-
Открытие проекта. Выполним команду File/New Project. В ДО New Project введём имя проекта project_parity. В окне менеджера проекта Design Toolbox будет создана предварительная структура проекта (рис. 46) c рабочим окном ввода схемы *Circuit1.
Рис. 46. Создание нового проекта моделирования Project_parity
-
О
ткрытие файла моделирования и отображение его в менеджере проекта. Окно ввода схемы *Circuit1 - основное рабочее окно проекта, в котором мы и будем создавать схему передачи байта с контролем по mod 2. Пускай данная схема моделирования будет представляться файлом contr_parity. Для этого выполним команду File/Save As. В открывшееся ДО Save As, введём имя файла contr_parity внутрь папки проекта Project_parity и выполним сохранение (рис. 47).
Рис. 47. Открытие файла моделирования contr_parity
Теперь необходимо откорректировать структуру проекта, внеся этот файл в папку Schematic менеджера проекта Design Toolbox (закладка Project View). Для этого выделим эту папку, выполнив ПКМ команду Add file. Исполнение данной команды открывает ДО Insert Files into Project (рис. 48), с помощью которого мы произведём открытие файла contr_parity в папке Project_parity.
Рис. 48. Открытие файла моделирования contr_parity
Теперь, как это видно из рис. 49, файл contr_parity находится в составе проекта.
Рис. 49. Закладка Project View менеджера проекта с файлом contr_parity.
-
Создание иерархического блока для схемы свёртки по mod 2.
Находясь в рабочем окне ввода contr_parity выполним команду Place/New Hierarchical Block (применим способ «сверху - вниз», т.е. сначала создаём УГО блока, а затем его схему замещения). В ДО Hierarchical Block Properties введём, число входов блока- 8 и выходов – 1. Затем, щелкнув по кнопке Browse, найдём папку проекта, в которую и введём имя иерархического блока 8_m2. Окно Hierarchical Block Properties примет вид, отображённый на рис. 50.
Рис. 50. Установка параметров окна Hierarchical Block Properties
Щелчок по кнопке ОК приводит к появлению УГО иерархического блока 8_m2 в рабочем окне ввода файла contr_parity (рис. 51).
Рис 51. УГО иерархического блока в окне ввода contr_parity
-
Произведём коррекцию структуры менеджера проекта Design Toolbox с тем, чтобы в нём отображалось наличие иерархического блока.
Как это уже делалось ранее с отображением файла contr_parity в менеджере Design Toolbox, выделим папку Schematic и, с помощью команды Add file, вызовем ДО Insert Files into Project (рис 52). Используя это окно, откроем файл 8_m2.ms10 в папке Project_parity. После этого, структура менеджера проекта для закладок Hierarchy и Project View примет вид, показанный на рис. 53.
Р
ис. 52. Исполнение команды Add file после выделения папки Schematic
Рис. 53. Структура менеджера проекта Design Toolbox для закладок Hierarchy и Project View
-
Создание схемы замещения иерархического блока.
Находясь в окне файла contr_parity, выделим изображение иерархического блока и дважды щелкнем ЛКМ. В ДО Hierarchical Block/Subcircuit щелкнем по кнопке Edit HB/SC. Откроется окно с именем 8_m2(x1), в котором пока содержатся лишь входные и выходные порты IO1 … IO9. В этом окне и создадим схему свёртки по mod 2 на восемь входов, используя для этой цели компоненты 7486N, выполняющие логическую операцию «Сложение по mod 2» с двумя переменными (рис. 54).
Рис. 54. Схема иерархического блока 8_m2 на элементах 7486N
Рис. 55. Иерархический блок с использованием пользовательских обозначений входов/выходов
С целью предотвращения ошибок и повышения «читабельности» схемы моделирования, заменим штатные обозначения портов ввода/вывода на пользовательские имена (также как это мы уже делали при создании подсхем). Для этого надо выделить соответствующий порт и дважды щелкнуть ЛКМ. В появившемся ДО Connector, надо ввести новые имена. В окончательном виде иерархический блок представлен на рис. 55.
-
Построение схемы моделирования канала передачи данных с контролем по mod 2.
Новизна материала по созданию проекта моделирования канала передачи данных с использованием иерархического блока исчерпана.
Рис. 56. Копирование иерархического блока 8_m2 из списка In Use List
Д
алее воспроизведём второй иерархический блок путём копирования первого (рис. 56), создадим в виде подсхемы 9-битный канал передачи данных (применим для этого обычные буферные усилители). Для моделирования сбоя передачи двоичного бита по физической линии применим однопозиционные ключи SPST из семейства Basic. Информационную взаимосвязь элементов схемы выполним с использованием шин.
-
Функциональное моделирование канала передачи данных с контролем по mod 2 выполняется схемой файла contr_parity, представленной на рис 57.
Использование при моделировании различных двоичных комбинаций передаваемых байтов подтверждает положение о том, что данный метод контроля может обнаруживать лишь одиночные ошибки (сбой в передаче одного какого-либо бита). Одновременное искажение двух «единичных» бит (двойная ошибка) не обнаруживается.
Р
ис. 57. Схема моделирования процесса передачи данных с контролем по mod 2
13. Литература.
1. Василий Карлащук. Электронная лаборатория на IBM PC: В 2-х томах. – М.: Изд-во Солон-пресс, 2006.
2. Хернитер Марк Е. Multisim 7: Современная система компьютерного моделирования и анализа схем электронных устройств. /Пер. с англ. – М.: Изд-во ДМК-пресс, 2006. – 488 с.
Методическое пособие «MultiSim 10.1: – быстрый старт»
составлено доцентом кафедры ВТ НГТУ Афанасьевым В.А.
Ноябрь, 2010 г.
|